10 | 713,483 Feb 18, 2004

# THERMAL HEAD AND MANUFACTURE THEREOF

Patent number:

JP2134256

**Publication date:** 

1990-05-23

Inventor:

WAKABAYASHI TAKESHI; others: 01

**Applicant:** 

CASIO COMPUT CO LTD

Classification:

international:

B41J2/345; B41J2/34

- european:


Application number: JP19880287549 19881116

Priority number(s):

# Abstract of JP2134256

PURPOSE:To perform high density printing by making a fine pitch by doping a single crystal semiconductor substrate with impurities to form a membrane transistor for driving each membrane resistor element

CONSTITUTION:Membrane transistors 3 for driving membrane heating elements 2... composed of polycrystalline silicon are constituted by doping an N-type silicon substrate 1 having the membrane heating elements 2... arranged and formed thereto with a P-type impurity of a B-ion to form a P-type region 11 and doping said P-type region 11 with an N-type impurity of a P-ion to form an N-type region 12 and forming gate electrodes 14 thereon through wiring patterns 15 and gate insulating films 13. Since the respective channels of the membrane transistors 3... can be formed within a single crystal silicon substrate 1, the mobility of electricity of the membrane transistors 3... is extremely well. Therefore, the width and length of a gate can be reduced and a fine pitch can be achieved.



# 19日本国特許庁(JP)

10 特許出願公開

#### ⑫ 公 開 特 許 公 報(A) 平2-134256

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)5月23日

2/345 2/34 B 41 J

> 7810-2C B 41 J

1 1 3 1 1 2 K

審査請求 未請求 請求項の数 2 (全11頁)

60発明の名称 サーマルヘッドおよびその製造方法

> ②特 顧 昭63-287549

29出 願 昭63(1988)11月16日

者 @発 明 若 林 猛

東京都八王子市石川町2951番地の5 カシオ計算機株式会 社八王子研究所内

3/20

@発 明

夫 庿

東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

勿出 顋 カシオ計算機株式会社 人 70代 理

弁理士 町田 俊正 東京都新宿区西新宿2丁目6番1号

1、発明の名称

サーマルヘッドおよびその製造方法

# 2、特許請求の範囲

- (I) 単結晶半導体基板上に多結晶シリコンよりな る多数の慈賤抵抗楽子を配列形成するとともに、 前記単結晶半導体基板に不純物をドープして前記 各種脱抵抗業子を駆動する種膜トランジスタを形 成したことを特徴とするサーマルヘッド。
- (2) 半導体基板上に絶縁層を形成する工程と、

前記絶縁層の活性領域を除去してゲート絶縁層 を形成する工程と、

崩記絶縁層およびゲート絶縁層上に多結晶シリ コンを生成し、エッチングにより確認抵抗薬子と ゲート単極とを形成する工程と、

少なくとも前記薄膜抵抗楽子に不純物をドープ し、駄苺膜抵抗素子のイオン濃度を高めて抵抗値 を減少する工程と、

前記半導体装板に不純物をドープする工程

低抵抗金属を被消して所定の配線パターンを形 成する工程と、

絶縁性を有する保護段を全面に被狩する工程

を具備してなるサーマルヘッドの製造方法。

3、発明の詳細な説明

[産業上の利用分野]

この発明は悠熱記録を行なうサーマルヘッドお よびその製造方法に関する。

# [镁来技術]

発熱楽子の選択的発熱により感熱記録を行なう 従来のサーマルヘッドにおいては、発熱楽子だけ を有し、駆動回路部とは別体になっている。その ため、印字ドットがファインピッチになると発熱 楽子と駆動回路部との接続が困難となる。そこ で、サーマルヘッドの配線を売為楽子側から項形

に広げて対処しているが、それでも生産性が懸 く、装置が大型化するという問題がある。

このようなことから、最近では、発熱素子と駆動回路部とを1枚の基板に設けることが検討されている。この構造は基板上に絶疑層を形成し、この絶疑層上に発熱体と障膜トランジスタを形成するものである。この構造の薄膜トランジスタであり、ドライバ素子となるMOSトランジスタであり、絶疑層上に多結晶シリコンを形成し、この多結晶シリコンに不純物をドープした構成となっている。

#### [発明が解決しようとする課題]

しかし、このように多結晶シリコンに不純物をドープしてなる薄膜トランジスタは、電気の移動 度 が小さいので、少しでも電気の移動度を大き くするためにはゲートの幅および長さをできる限 り大きくしなければならないという割約がある。 そのため、高密度印字には適さない。また、多結 品シリコンの電気の移動度を改善するために、多

また、この発明のサーマルペッドの製造方法 は、半導体基板上に絶縁層およびゲート絶縁層を 形成し、この絶縁層およびゲート絶縁層上に多結 素子とサート電極とを形成し、しかる後少なその 表子とゲート電極とを形成し、しかる後少なその が成立ま子に不純物をドープしてを 破拡抗素子のイオン濃度を高めて抵抗値を 被、かつ半導体基板に不純物をドープし、この 後、低低抗金属を被着して所定の配線パターンを 形成し、その全面に絶縁性を有する保護膜を被着 する方法である。

# [作用]

この発明によれば、多結晶シリコンよりなる多数の薄膜抵抗素子が配列形成される単結晶半導体基板に不純物をドープして前記各移膜抵抗素子を駆動する薄膜トランジスタを形成したので、薄膜トランジスタの電気の移動度が良く、ゲートの幅および長さをできる限り小さくでき、ファインピッチが可能で、高密度印字を行なうことができ

結晶シリコンを一旦アモルファス化し、しかる後に再び多結晶シリコンに戻すという実験も報告されてはいるが、この方法は工程数が非常に多く生産性が極めて悪い。しかも、この技術によっても電気の移動度の大きさは、いまだ充分であるとは言えず、各ゲートをかなり大きくしなければならない。そのため、せいぜい解像度8ドット/エコを度が展界であり、高級印字品質が要求されるものではまだまだ実用レベルに至っていない。

この発明の目的は、電気の移動度が良く、ファインピッチ化が可能で、高密接印字に通し、かつ 生産性にも優れたサーマルヘッドおよびその製造 方法を提供することにある。

# 【課題を解決するための手段】

この発明のサーマルヘッドは、多結晶シリコンよりなる多数の薄膜抵抗案子が配列形成される単結晶半導体基板に不純物をドープして胸記名薄膜抵抗案子を駆動する薄膜トランジスタを形成したものである。

## [実施例]

以下、第1図~第3図を参照して、この発明の 一実施例を説明する。

第1図はこの発明のサーマルヘッドの構成を示す。図中1は単結晶の n 型シリコン基板 (ウェハ) である。このシリコン基板1には、移取発熱

素子2、薄膜トランジスタ3、C-MOS、およびパンプ部4が一括形成されている。薄膜トランジスタ3はn-MOS・FETであり、C-MOSはシフトレジスタ回路、ラッチ回路、ゲート回路等を構成するものである。以下、各案子の構成を順に説明する。

よい。なお、この保護数10は発熱形成部5と対応する部分がその周囲全域の保護数10よりも高く突出して形成されている。この構造は各発熱抵抗暦7に対応する領域の保護数10の変面を感熱紙や感熱インクシート等に接触させるのに極めて効果的である。

されることにより、所定のシート抵抗(数十 Qノロ)を有する。すなわち、この発熱抵抗層? の全抵抗値はPイオンの打ち込み設度およびその 面枝によって決定されるため、アイオンの打ち込 み畳および非エッチングの量によって調節され、 最終的には数十~数百口程度に調整されている。 また、発熱抵抗層7の周囲の絶縁觀6上には C V D (Chemical Vapor Deposition) 法によりリ ンケードガラス(PSG)よりなる絶縁性の高い 絶縁保護膜8が形成され、この絶縁保護膜8上に は配線パターン9、15が発熱抵抗層7の両端部 分に導通して形成されている。この記録パターン 9、 I 5 は Al·Al·Si. No. W 等の低抵抗金属よりな り、左側の配線パターン9はアースラインをな し、右側の配線パターン15は接近する電板の配 線をなす。そして、この発熱抵抗暦7および各配 銀パターン9、15の表面には保護膜10が形成 されている。この保護膜10は耐酸化性および耐 摩託性を有するもので、SiOzとSiN の2層構造の ものであっても、SiONの単一層のものであっても

2つの n 型領域 1 2、 1 2 の間に位置する箇所に は、SiO1よりなるゲート絶縁膜13を介して輝膜 **晃急案子2の発熱抵抗暦7と同じ多結晶シリコン** よりなるゲート電板14が形成されているととも に、2つの1塁倒址12、12と対応する箇所に は、ソース、ドレインの配線パターン15、15 が形成されている。この場合、中間のゲート電極 14は海膜発熱素子2と同様Pイオンをドープす ることにより低抵抗に形成されており、その全姿 面は配線パターン15、15と短絡しないよう に、痔膜免熱素子2と同じ絶縁保護膜8で覆われ ている。また、ソース、ドレインの各配線パター ン15、15はAl. Al-Si. No. Y 等の低級抗金級か らなり、それぞれ2つの n 型領域12、12に接 続されており、一方の配線パターン15は篠膜発 熱素子2の発熱抵抗層7の右端部に導通して接続 されている。そして、この星線パターン15、 15およびゲート電板14上の絶縁保護膜8を 要って毎段発熱業子2と同じ保護膜10が形成さ れている。この保護鎖10は輝膜発熱素子2の保

**護膜10よりも低く形成されている。** 

C-MOSはシフトレジスタ回路、ラッチ回 路、およびゲート回路等を構成するFET型のも のであり、a-MOSとp-MOSとからなり、 上述した薄膜トランジスタ3の右側に接近して n-MOS、p-MOSの順に形成されている。 この場合、n-MOSは上述した狩りトランジス タ3と全く同じ構成となっている。すなわち、シ リコン共版1の上面側内部にはBイオンがドープ されたり型領域18が形成され、このり型領域 1 6 の領域内にはPイオンがドープされた2 つの □型領域17、17が形成されている。この部分 のシリコン共版1のト而には、2つのα烈領域 17、17を含む中央部分を除いて、上述した様 照トランジスタ3と同じSiOzの絶経膜6が形成さ れており、2つのB亞領域17、17の間に位置 する箇所には、SiOzよりなるゲート絶縁説18を 介して薙膜トランジスタ3と同じ多結品シリコン よりなるゲート環接14が形成されているととも に、2つの n 型領域17、17と対応する箇所に

は、ソース、ドレインの配銀パターン19、19 が形成されている。この場合にも、ゲート電極 14は時段免熱案子2と阿様Pイオンをドープす ることにより低抵抗に形成されており、その全姿 面は配級パターン19、19と短絡しないよう に、移設免熱案子2と同じ絶縁保護膜8で覆われ ている。そして、この配線パターン19、19お よびゲート電極14上の絶縁保護膜8を覆って移 膜発熱楽子2と同じ保護膜10が形成されてい

また、p-MOSはシリコン基板1の上面倒内部に2つのp型領域20、20を形成した以外は上述したn-MOSと全く同じ構成となっている。すなわち、2つのp型領域20、20が形成された部分のシリコン基板1の上面には2つのp型領域20、20を含む中央部分を除いて、SiO₂の絶縁酸8が形成されており、2つのp型領域20、20の間に位置する箇所には、SiO₂よりなるゲート地極膜18を介して多結品シリコンよりなるゲート地極膜18を介して多結品シリコンよりなるゲート地極膜18を介して多結品シリコンより

20、20と対応する箇所には、ソース、ドレインの配級パターン19、19が形成されている。 この場合にも、ゲート電極14の全表面は配線パターン19、19と短絡しないように絶縁保護膜8で覆われている。そして、この配級パターン19、19およびゲート電極14上の絶縁保護膜8を覆って保護膜10が形成されている。

バンプ部4はC-MOSに各種の信号を取り入れる電極であり、シリコン拡板1の右端に複数(例えば、両信号、クロック信号、ストローブ信号、イネーブル信号等の4つ)設けられている。
すなわち、シリコン拡板1上にSiOzの絶縁数6 おおよび絶縁保護数8を介して形成された配線パターン21の上面に所定箇所がエッチングされた部分内にTi-N合金およびAu等の金属層22が蒸着やスパッタリング等により形成されて配線パターン21に接続され、この金属層22上にAuメッキ股23が集されている。

次に、第3図(A)~(J)を参照して、上述

したようなサーマルヘッドを製造する場合について説明する。

まず、第3図(A)に示すように、シリコン基板(ウェハ)1を用意し、このシリコン基板1の一面をエッチングし、点線で示す部分を除去して特段発熱来子2の形成領域を隆起させて凸形状の発熱形成部5を形成する。この場合、エッチングする序みは数μ皿~数十μ皿である。また、エッチングはガスによるプラズマエッチング、あるいはファ除を主成分とする変数を用いて行なう。

この後、シリコン基板1を1000で程度に加熱して酸化処理(熱酸化処理)を行ない、シリコン基板1の表面にSiOr膜24を形成する。そして、フォトリングラフィ法によりSiOr膜24上にフォトレジスト膜をパターン形成する。すなわち、SiOr膜24上にフォトレジスト膜を塗布形成し、このフォトレジスト膜にマスクを介して端光し、この第光されたフォトレジスト膜を現像処理して不更な部分を除去する。これにより、フォトレジスト酶がパターン形成される。このようにパター

ン形成されたフォトレジスト版をマスクとしてSiOn版24をエッチングし、第3図(B)に示すような不要な部分、つまり薄膜トランジスタ3 および C - MOSの各p型領域11、18と対応する部分のSiOn版24を除去する。そして、SiOn版24が除去された部分のシリコン基板1内にBイオンを打ち込んでドープさせ、シリコン基板1内にP型領域11、16を形成する。

この後、SiOz 限24を一旦除去し、再び、シリコン基板1を無酸化処理してその全表面にSiOz 膜を形成する。そして、このSiOz 膜の表面にフォトレジストレジストレジストレンのフォトレンストレジストレンストレンストレンストレンストレンストレンストレンスタ3 20 (C) に示するよび C - MO S の形成によりに、移践トランジスタ3 および C - MO S の形成によりに、移践トランジスタ3 および C - MO S の形成によりによりなる部分のSiOz 膜を除去する。これに定定ないのでする部分のSiOz 膜を除去する。これに定定ないのでする部分のSiOz 膜を除去する。これに定定によりなる絶縁膜6 が形成されている。そこのにいる。SiOz よりなる絶縁膜6 が形成された部分に乾式または RCIの

に、薄膜発熱素子2の多結晶シリコン層25への Pイオンの住入量が多い場合には、レジストマス クを施して薄膜発熱素子2の多結晶シリコン層 25へのみPイオンを再度打ち込むか、あるいは それぞれレジストマスクを形成して別工程として 行なえばよい。

この後、多結品シリコン暦 2 5 の表面にフォトリングラフィ法によりフォトレジスト酸をパターン形成し、このフォトレジスト酸をマスクとして、多結晶シリコン暦 2 5 をエッチングし不要な部分を除去する。これにより、第3図(D)に示すように、移設発熱素子 2、移膜トランジスタ3、CーMOSの各形成領域にそれぞれアイオンがドープされた多結晶シリコンよりなる発熱抵抗層 7、および各ゲート電極 1 4 … が形成される。

ところで、各発熱抵抗層7に関して重要な事項は、解像度を向上するために、所要の発熱部分のみを発熱させることにある。このため、この実施例では、第2図(A)および(B)に示す如く、

酸化によりゲート絶縁脱13、18を形成する。

そして、モノシラン(SiHa)ガスを用いてCVD 法により、その全面に多結晶シリコン暦25を生 成し、次に挤3図(C)に示すように、多結晶シ リコン暦25全体にPイオンを打ち込んで、発熱 形成部 5 と対応する部分の多結晶シリコン暦 2 5 のPイオン改度を高め、抵抗値を所定の値に減少 させる。この場合におけるPイオン濃度は、後工 程(第3図(B)の工程)で1型領域12、17 を形成する数のPイオンの打ち込み量を考慮し て、その分の増加量を見込んでおく。すなわち、 Pイオンの打ち込み前の多結晶シリコン暦 2 5 の シート抵抗は数KQ/ロ~数MQ/ロであり、こ れを最終的に数十Q/口にする。なお、この場 **☆、絲膜トランジスタ3およびC-MOS等の名** ゲート電極14…に対応する多結晶シリコン層 25と、蓚膜発熱案子2の発熱抵抗層7に対応す る多結晶シリコン暦25とが、 Pイオンの往入録 が楽しい場合には、1回の工程ですむが、もし仮

次に、第3図(B)に示すように、P-MOSのゲート絶縁膜18をフォトレジスト製26でマスクし、移膜トランジスタ3およびC-MOSの各P型領域11、16内にゲート絶縁膜13を介してPイオンを打ち込み、2組の n型領域12、17を形成する。この2組の n型領域12、17 を形成する。この2組の n型領域12、17 はそれぞれソース、ドレインとなり、その各込は

れるため荒れることがない。

そして、フォトレジスト設26をエッチングして除去した後、第3図(F)に示すように、再び全面にフォトリングラフィ法によりフォトレジスト設27をパターン形成し、このフォトレジスト設27をマスクとして、pーMOSのゲート絶縁脱18を介してpーMOSの形成領域に対応するシリコン基版1内にBイオンを打ち込み、2つのp型領域20を形成する。この2つのp型領域20を形成する。この2つのp型領域20を形成する。

この後、フォトレジスト級27をエッチングして飲去し、再びフォトリングラフィ法によりフォトレジスト級をパターン形成し、このフォトレジスト酸をマスクとして確脱トランジスタ3とCーMOSの各n型領域12、17およびP型領域20と対応する部分のゲート絶縁誤13、18をエッチングして飲去する。そして、常圧のCVD法により全面にPSGよりなる絶縁保護膜を被着し、この絶縁保護膜の表面にフォトリングラフィによりフォトレジスト膜をパターン形成し、こ

スタ3の一方の配線パターン15は稀膜発熱素子2の発熱抵抗層7の一端(右端)にも導通して接続される。また、アースラインの配線パターン9は発熱抵抗層7の他端(左端)に導通して接続される。

この後、第3図(I)に示すように、その全面に保護膜10をスパッタリングや底着等により形成する。この保護膜10は前途したように耐酸化性および耐摩耗性を有するもので、例えばSiOxの単一の層等であり、CVD法により形成してもよい。また、この保護層9は種膜発熱素子2の部分が他の部分よりも高く形成される。

そして、この保護膜10の表面にフォトリングラフィ法によりフォトレジスト膜をパターン形成し、このフォトレジスト膜をマスクとして保護膜10をエッチングし、第3図(J)に示すように、不要な部分つまりパンプ部4と対応する部分を除去する。この後、フォトレジスト膜を除去して、エッチングされた保護膜10の全面にTi-W合

のフォトレジスト膜をマスクとして絶縁保護膜をエッチングし、第3図(G)に示すように、不要な部分つまり薄膜発熱素子2、各n型領域12、17およびp型領域20と対応する部分を除去する。これにより、薄膜トランジスタ3、CーMOSの各ゲート電極14…、および絶縁層7がPSGよりなる絶縁保護器8により複響される。

次に、その全面にAI、AI-Si、No、N 等の低級抗金 国際をスパッタリングまたは蒸着等により形成 し、その姿面にフォトリングラフィ法によりフォ トレジスト膜をパターン形成し、このフォトレで スト膜をマスクとして金属膜をエッチングしてで、 環験トランジスタ3 およびCーMOSの各n型領域12、17と対応する部分、pーMOSのP型 領域20と対応する部分、PーMOSのP型 位する部分に、配線パターン9、15、19、 21を形成する。この各配線パターン15、19 はそれぞれn型領域12、17およびP型領域 20と導通状態となる。この場合、維膜トランジ

全およびAuを蒸着またはスパッタリングにより被着して全国層22を形成する。さらに、この全国層22の表面にレジスト28をスピーンコーティングにより被着し、パンプ形成領域をエッチングして除去する。そして、このエッチングされた部分にAuメッキ層23を形成する。これにより、パンプ電極であるパンプ部4が形成される。

最後に、ダイシングする部分をエッチングして 除去し、上述したレジスト28および金属層22 を順次エッチングして除去し、シリコン基板1を 所定の簡所でダイシングして個々に切り離すと、 この発明のサーマルヘッドが得られる。

したがって、上述したようなサーマルヘッドによれば、1つのシリコン基板1に多数の移設発熱素子2…、薄膜トランジスタ3…、およびシフトレジスタ回路、ラッチ回路、ゲート回路等を構成したので、接続箇所が例えば4個程度と少なく、その接続作業が簡単で生産性が良く、しかも装置全体の小型化をも図ることができる。特に、多結晶シリコンより

また、このようなサーマルヘッドによれば、シリコン基板 1 上に絶縁膜 8 およびゲート絶縁膜 1 3、1 8 を形成し、絶縁膜 6 上に多結晶シリコンよりなる 免熱抵抗暦 7 を形成するとともに、ゲート絶縁膜 1 3、1 8 上に多結晶シリコンより

コン暦 2 5 は n 型領域 1 2 、 1 7 および p 型領域 2 0 を形成した 後に生成する ようにしてもよい。

#### [発明の効果]

なるゲート電話14を形成した後、配線パターン 15、19を形成し、これらの表面を保護験10 で被覆するようにしたので、ゲートの幅および長 さを小さくしてファインピッチ化を図っても、各 業子を精度良く形成することができるとともに、 様腱トランジスタ3…以外にC-MOSを形成し ても、その製造工程が複雑にならないため、生産 性が極めて良い。

なお、上述した実施例では n 型領域 1 2 、 1 7 および p 型領域 2 0 をイオンの打ち込みにより形成したが、これに限らず、熱拡散法で形成してあまい。すなわち、n型領域を熱拡散法により形成する場合には、ゲート絶縁酸 1 3、18をエッチングして除去し、P イオンをp 型領域 1 6 内に抗層 2 がよる。そのため、薄膜発熱素子 2 の発熱域抗層 7 には別工程でP イオンを打ち込めばよい。


また、上述した実施例では n 型領域 1 2 、 1 7 を形成してから p 型領域 2 0 を形成したが、これに限らず、 p 型領域 2 0 を形成してから n 型領域 1 2 、 1 7 を形成してもよい。また、 多結品シリ

不純物をドープし、しかる後低抵抗会区を被 者することにより所定の配線パターンを形成するので、ゲートの幅および長さを小さくしてファインピッチ化を図っても、工程数が煩雑にならず、生産性が痛めて良い。


## 4. 図面の簡単な説明

第1図~第3図はこの発明の一実施例を示し、 第1図はサーマルヘッドの要認拡大断面図、第2 図(A)(B)は辞股発熱素子の発熱抵抗層の異なるエッチング状態を示す要部平面図、第3図 (A)~(J)はサーマルヘッドの製造工程にお ける各拡大新面図である。


1 …… シリコン基板、2 …… 痔膜発熱素子、3 …… 痔膜トランジスタ、6 …… 絶縁膜、7 …… 発熱抵抗滑、10 …… 保護膜、11、16、20 …… P型領域、12、17 …… 車型領域、13、18 …… ゲート 地様、9、15、19、21 …… 配線パターン。




**新 1 図** 




第 2 図 -368-




第 3 図(A)




第 3 図(B)







第 3 図(D)




第 3 図(E)




第 3 図(F)




第 3 図(G)



第 3 図(H)



第 3 図(1)



第 3 図(リ)